日系大手企業 / アナログ回路設計/1部上場半導体ファブレスメーカ国内首位 ※複数名採用予定

新着

アナログ回路設計/1部上場半導体ファブレスメーカ国内首位 ※複数名採用予定

日系大手企業

求人ID:NKW80533597

情報提供元

株式会社パソナ 人材紹介事業本部(人材紹介事業本部)

  • 語学(英語)を生かす
  • 上場企業
  • フレックスタイム制
  • 育休・産休・介護休暇実績あり
  • 土日祝日休み
  • 年間休日120日以上
  • 業務経験不問・業界経験歓迎
  • 急募求人

同社の業界に精通したキャリアアドバイザーがサポートさせていただきます。
株式会社パソナ 人材紹介事業本部は、東証一部上場パソナグループにおいて、無料転職サポートを提供しております。女性の転職の支援実績多数。取り扱い求人数は、正社員求人を中心に50,000件以上にのぼります。「ロールモデルとなる女性管理職が在籍しているか」「女性が長期的に働き続けられる社風か」など、求人票からはわからないリアルな情報を提供します。今後のキャリアについてお考えの方は、ぜひご相談ください。

求人情報詳細

仕事内容

アナログ回路設計者を募集致します。
【業務例】:経験・スキル・適性・希望に応じて担当頂きます。
■各種アナログブロックに対するトランジスタレベルでの実現可能性検討
■各種アナログブロックの回路設計、レイアウト設計
■デザインレビューに向けたドキュメント作成
■アナログブロックを組み上げた際の妥当性確認のためのシミュレーション
■技術のリーダーシップ、迅速で的確な技術の方向付け
■次世代技術の検討・アーキテクチャの選定
■設計レビューのスケジューリングと実施
■シリコンの特性評価結果をIC設計にフィードバック
■海外設計拠点との協業
■製品リリースに向けた他部署(FAE、マーケティング、テスト、評価)とのインターフェース
【配属先】:選考を通じて希望・適性に応じて決定されます。(車載向けの可能性が高いです。)

※職務内容の詳細につきましてはご面談時にお伝え致します。
応募資格 ■アナログIPまたはIC開発のご経験(7年以上目安)

【歓迎要件】
■高速IF開発経験
■Cadence回路図、レイアウトエディタ、Spectre or HSIPICEに精通
■アナログIP評価手法、評価装置に精通
■下記いずれかの技術に精通されている方
【ADC、DAC、Bandgap、Bias、opamps、switched-cap回路、PLL、LDO、アーキテクチャに精通、高速・広帯域アナログフロントエンド技術の経験、PGA、Line Driver、デバイス物理に関する知見を有する、10GBASE-T, 1000BASE-T, 100BASE-TX, BroadR Reach Automotive Ethernet PHYなどの技術開発経験】
年収・給与 600万円~1000万円
詳細勤務
条件
勤務地 千葉県
勤務時間 09:00~17:30
休日
休暇
完全週休二日(土日)

年間休日125日
雇用形態 正社員

求人会社概要

求人会社名 日系大手企業
設立 1990年
資本金 48億4000万円
従業員数 580名
概要 非公開求人のため、求人の詳細はご面談時にお伝え致します。まずはお気軽にご応募ください。
業種 半導体関連